首页 > 求职面试
题目内容 (请给出正确答案)
[主观题]

图题4.18所示是用CMOS边沿触发器和或非门组成的脉冲分配电路。试画出在一系列CP脉冲作用下Q1、Q2和Z端对应的

图题4.18所示是用CMOS边沿触发器和或非门组成的脉冲分配电路。试画出在一系列CP脉冲作用下Q1、Q2和Z端对应的输出电压波形。设触发器的初始状态为Q=0。

图题4.18所示是用CMOS边沿触发器和或非门组成的脉冲分配电路。试画出在一系列CP脉冲作用下Q1、

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“图题4.18所示是用CMOS边沿触发器和或非门组成的脉冲分配…”相关的问题
第1题
已知CMOS边沿结构的JK触发器逻辑图和各输入端的电压波形如图4.4.13所示,试画出Q端对应的电压波形

已知CMOS边沿结构的JK触发器逻辑图和各输入端的电压波形如图4.4.13所示,试画出Q端对应的电压

点击查看答案
第2题
图题6.6的整形电路中,输入电压v1的波形如图中所示。假定它的低电平持续时间比R、C电路的时间常数大得多。 (1)

图题6.6的整形电路中,输入电压v1的波形如图中所示。假定它的低电平持续时间比R、C电路的时间常数大得多。

(1)试画出输出电压的波形。

(2)能否用图题6.6中的电路作单稳态触发器使用?说明理由。

图题6.6的整形电路中,输入电压v1的波形如图中所示。假定它的低电平持续时间比R、C电路的时间常数大

点击查看答案
第3题
图13.11(a)所示是用JK触发器组成的双相时钟电路。若CP端加上时钟脉冲信号,在输出端可得到相位互相错开的时钟

图13.11(a)所示是用JK触发器组成的双相时钟电路。若CP端加上时钟脉冲信号,在输出端可得到相位互相错开的时钟信号A和B,试画出Q,图13.11(a)所示是用JK触发器组成的双相时钟电路。若CP端加上时钟脉冲信号,在输出端可得到相位和A,B的波形,假设触发器的初始状态为0。

图13.11(a)所示是用JK触发器组成的双相时钟电路。若CP端加上时钟脉冲信号,在输出端可得到相位

点击查看答案
第4题
D触发器的CP和D的波形如图4.2.59所示,分别画出正边沿和负边沿两种触发方式的Q端波形,设Q初态为0。

D触发器的CP和D的波形如图4.2.59所示,分别画出正边沿和负边沿两种触发方式的Q端波形,设Q初态

点击查看答案
第5题
设图P4.6中各个边沿触发器起始值皆为0状态,试画出Q端的波形.

设图P4.6中各个边沿触发器起始值皆为0状态,试画出Q端的波形.

请帮忙给出正确答案和分析,谢谢!

点击查看答案
第6题
图5.23.1所示是用维持阻塞结构D触发器组成的脉冲分频电路。试画出在一系列CLK脉冲作用下输出端y对应的电压波

形。设触发器的初始状态均为Q=0。

图5.23.1所示是用维持阻塞结构D触发器组成的脉冲分频电路。试画出在一系列CLK脉冲作用下输出端y

点击查看答案
第7题
设计一个同步11进制减计数器。要求用JK型边沿触发器和少量门电路实现。

点击查看答案
第8题
用下降沿触发的边沿JK触发器和与非门设计一个同步七进制加法计数器。

点击查看答案
第9题
用下降沿触发的边沿D触发器和与非门设计一个异步七进制加法计数器。
点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改